# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-345218

(43) Date of publication of application: 14.12.1999

(51)Int.Cl.

G06F 15/16 G06T 1/20 G06T 15/00

(21)Application number: 11-051795

(71)Applicant: SONY CORP

(22)Date of filing:

26.02.1999

(72)Inventor: KUROSE ETSUKAZU

(30)Priority

Priority number: 10 91844

Priority date: 03.04.1998


Priority country: JP

### (54) IMAGE PROCESSOR AND ITS METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an image processor which reduces power consumption drastically.

SOLUTION: This graphic arithmetic unit simultaneously performs an operation of plural pixels to represent a prescribed shape to be shown on a display with combination of unit diagrams and performs processing by using an operation result about pixels located in the unit diagrams that are processing objects as what is effective. In such a time, the effectiveness of respectively corresponding val data S2201 to 2208 is decided by clock enablers 2101 to 2158 in operation subblocks 2001 to 2058, only subblocks in which corresponding val data shows effectiveness execute an operation and the operation subblocks which are not in that way do not perform an operation. Operation blocks 200 to 205 realize pipeline processing.



## LEGAL STATUS

[Date of request for examination]

08.12.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-345218

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl. <sup>6</sup>	識別記号	FΙ		
G06F 15/16	6 1 0	G06F	15/16	610F
G06T 1/20			15/66	L
15/00			15/72	450

# 審査請求 未請求 請求項の数40 OL (全 25 頁)


		· · · · · · · · · · · · · · · · · · ·
(21)出願番号	特顧平11-51795	(71)出願人 000002185
		ソニー株式会社
(22)出顧日	平成11年(1999) 2月26日	東京都品川区北品川6丁目7番35号
		(72)発明者 黒瀬 悦和
(31)優先権主張番号	特顧平10-91844	東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平10(1998) 4月3日	一株式会社内
(33)優先権主張国	日本(JP)	(74)代理人 弁理士 佐藤 隆久

## (54) 【発明の名称】 画像処理装置およびその方法

# (57)【要約】

【課題】 消費電力の大幅な低下を図れる画像処理装置を提供する

【解決手段】 ディスプレイに表示する所定の形状を単位図形の組み合わせで表現するために、複数の画素についての演算を同時に行い、処理対象となっている前記単位図形の内側に位置する画素についての演算結果を有効なものとして用いて処理を行なうグラフィック演算装置であって、演算サブブロック2001~2058において、それぞれ対応するvalデータS2201~S2208の有効性がクロックイネーブラ2101~2158で判断され、対応するvalデータが有効を示す演算サブロックのみが演算を実行し、そうでない演算サブブロックは演算を行なわない。演算ブロック200~205は、パイプライン処理を実現する。



### 【特許請求の範囲】

【請求項1】同時に処理を行うとする複数の画素毎にそれぞれ設けられ、入力した複数の第1の画素データを相互に並列に処理して複数の第2の画素データを生成する複数の画素処理回路と、

前記画素処理回路に入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する制御手段とを有する画像処理装置。

【請求項2】前記画素処理回路は、クロック信号に基づいて動作し、

前記制御手段は、前記第2の画素データを生成するための画素処理を前記画素処理回路が行うと判断した場合に、当該画素処理回路に前記クロック信号を供給し、

前記第2の画素データを生成するための画素処理を前記 画素処理回路が行わないと判断した場合に、当該画素処 理回路への前記クロック信号の供給を停止する請求項1 に記載の画像処理装置。

【請求項3】前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続された複数の処理回路を有する請求項2に記載の画像処理装置。

【請求項4】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項3に記載の画像処理装置。

【請求項5】前記画素処理回路は、画素のR(赤) G(緑) B(青)の出力を決定する画素データについての処理を行う請求項1に記載の画像処理装置。

【請求項6】表示手段に表示する画像を所定形状の単位 図形を組み合わせて表現し、同一の前記単位図形内に位 置する複数の画素の画素データを同一の処理条件に基づ いて処理し、同時に処理を行う複数の画素の画素データ のうち処理対象となっている前記単位図形の内側に位置 する画素の画素データの処理結果を有効なものとして用 いる画像処理装置において、

同時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応する画素が前記単位図形の内側に 位置するか否かを判断する画素位置判断手段と、

前記同時に処理を行おうとする前記複数の画素データを 相互に並列に処理する複数の画素処理手段と

前記画素位置判断手段の判断結果に基づいて、前記複数の画素処理手段のうち前記処理対象となっている単位図形の内側に位置する画素データを処理する前記画素処理 手段以外の前記画素処理手段の動作を停止する制御手段とを有する画像処理装置。

【請求項7】前記画素処理手段は、クロック信号に基づいて動作し、

前記制御手段は、前記処理対象となっている単位図形の 内側に位置する画素の画素データを処理する前記画素処 理手段にクロック信号を供給し、

前記処理対象となっている単位図形の内側に位置しない 画素の画素データを処理する前記画素処理手段への前記 クロック信号の供給を停止する請求項6に記載の画像処 理装置。

【請求項8】前記画素処理回路の各々は、パイプライン 処理を行うように相互に直列に接続された複数の処理回 路を有する請求項7に記載の画像処理装置。

【請求項9】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項8に記載の画像処理装置。

【請求項10】前記画素位置判断手段は、前記画素処理 手段で処理される画素データに、前記判断の結果を示す 有効性指示データを付加し、

前記制御手段は、前記有効性指示データに基づいて、前 記画素処理手段の動作を停止するか否かを判断する請求 項6に記載の画像処理装置。

【請求項11】同時に処理を行うとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データと対応する複数の第2の画素データとを、各画素毎に設定された混合比データが示す混合比で混合して複数の第3の画素データを生成する複数の画素処理手段と、

前記混合比データに基づいて、前記画素処理手段による 前記混合を行うか否かを判断し、前記混合を行わないと 判断した場合に、当該画素処理手段の動作を停止する制 御手段とを有する画像処理装置。

【請求項12】前記画素処理回路は、クロック信号に基づいて動作し、

前記制御手段は、前記混合を行うと判断した場合に、当 該画素処理手段に前記クロック信号を供給し、

前記混合を行わないと判断した場合に、当該画素処理手段への前記クロック信号の供給を停止する請求項11に記載の画像処理装置。

【請求項13】前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続された複数の処理 回路を有する請求項12に記載の画像処理装置。

【請求項14】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項13に記載の画像処理装置。

【請求項15】前記第2の画素データを記憶する記憶手段をさらに有し、

前記制御手段は、前記混合を行わないと判断した場合

に、前記第1の画素データによって前記記憶手段に記憶されている前記第2の画素データを書き換えるように制御し、

前記混合を行うと判断した場合に、前記第3の画素データによって前記記憶手段に記憶されている前記第2の画素データを書き換えるように制御する請求項11に記載の画像処理装置。

【請求項16】表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データと対応する複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混合比で混合して複数の第3の画素データを生成する複数の画素処理手段と、

前記同時に処理を行なおうとする前記複数の画素のそれ ぞれについて、対応する画素が前記単位図形の内側に位 置するか否かを判断し、前記対応する画素が前記単位図 形の内側に位置しないと判断した場合、又は前記混合比 データに基づいて前記混合を行わないと判断した場合 に、当該画素についての画素処理を行う画素処理手段の 動作を停止する制御手段とを有する画像処理装置。

【請求項17】記憶手段と、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、

複数の前記第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記記 億手段に記憶されている複数の第3の画素データの複数 の第2の奥行きデータとをそれぞれ比較する比較手段 と、

前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作を停止する制御手段とを有する画像処理装置。

【請求項18】前記画素処理回路は、クロック信号に基 づいて動作し、

前記制御手段は、前記記憶手段に記憶されている前記第3の画素データを前記第2の画素データによって書き換えると判断した場合に、対応する前記画素処理手段に前記クロック信号を供給し、

前記記憶手段に記憶されている前記第3の画素データを 前記第2の画素データによって書き換えないと判断した 場合に、対応する画素処理手段への前記クロック信号の 供給を停止する請求項17に記載の画像処理装置。

【請求項19】前記画素処理回路の各々は、パイプライン処理を行うように相互に直列に接続された複数の処理回路を有する請求項18に記載の画像処理装置。

【請求項20】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項19に記載の画像処理装置。

【請求項21】表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

記憶手段と、

同時に処理を行おうとする複数の画素毎にそれぞれ設け、 られ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、

前記複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとを比較する比較手段と、

前記同時に処理を行なおうとする前記複数の画素のデータのそれぞれについて、対応する画素が前記単位図形の、内側に位置するか否かを判断し、前記比較結果に基づいて前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を停止する制御手段とを有する画像処理装置。

【請求項22】同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素が一タを生成する複数の画素処理手段を用いて画像処理を行う画像処理方法において、

前記画素処理回路が入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行うか否かを判断し、

前記第2の画素データを生成するための画素処理を前記 画素処理回路が行わないと判断した場合に、当該画素処 理回路の動作を停止する画像処理方法。

【請求項23】前記画素処理回路がクロック信号に基づいて動作し、

前記第2の画素データを生成するための画素処理を前記 画素処理回路が行うと判断した場合に、当該画素処理回 路にクロック信号を供給し、 前記第2の画素データを生成するための画素処理を前記 画素処理回路が行わないと判断した場合に、当該画素処 理回路へのクロック信号の供給を停止する請求項22に 記載の画像処理方法。

【請求項24】前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン処理を行う請求項23に記載の画像処理方法。

【請求項25】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項24に記載の画像処理方法。

【請求項26】前記画素処理は、画素のR(赤), G(緑), B(青)の出力を決定する画素データについての処理を行う請求項22に記載の画像処理方法。

【請求項27】表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる画像処理方法において、

同時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応する画素が前記単位図形の内側に 位置するか否かを判断し、

前記同時に処理を行おうとする前記複数の画素のデータを複数の画素処理手段において相互に並列に処理し、

前記判断の結果に基づいて、前記複数の画素処理手段の うち前記処理対象となっている単位図形の内側に位置す る画素の画素データを処理する前記画素処理手段以外の 前記画素処理手段の動作を停止する画像処理方法。

【請求項28】前記画素処理手段がクロック信号に基づいて動作し、

前記処理対象となっている単位図形の内側に位置する画 素の画素データを処理する前記画素処理手段にクロック 信号を供給し、

前記処理対象となっている単位図形の内側に位置しない 画素の画素データを処理する前記画素処理手段への前記 クロック信号の供給を停止する請求項27に記載の画像 処理方法。

【請求項29】前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン処理を行う請求項28に記載の画像処理方法。

【請求項30】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項29に記載の画像処理方法。

【請求項31】同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混合比で混合して複数の第3の画素データを生成し、

前記混合比データに基づいて、前記画素処理手段による 前記混合を行うか否かを判断し、

前記混合を行わないと判断した場合に、対応する画素処 理手段の動作を停止する画像処理方法。

【請求項32】前記画素処理回路がクロック信号に基づいて動作し、

前記混合を行うと判断した場合に、対応する画素処理手段に前記クロック信号を供給し、

前記混合を行わないと判断した場合に、対応する画素処理手段への前記クロック信号の供給を停止する請求項3 1に記載の画像処理方法。

【請求項33】前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン処理を行う請求項32に記載の画像処理方法。

【請求項34】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項33に記載の画像処理方法。

【請求項35】表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混合比で混合して複数の第3の画素データを生成し、

前記同時に処理を行なおうとする前記複数の画素のそれ ぞれについて、対応する画素が前記単位図形の内側に位 置するか否かを判断し、前記対応する画素が前記単位図 形の内側に位置しないと判断した場合、又は前記混合比 データに基づいて前記混合を行わないと判断した場合 に、対応する前記画素処理手段の動作を停止する画像処

【請求項36】同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データから複数の第2の画素データを生成

前記複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して記憶手

段に記憶されている複数の第3の画素データの複数の第 2の奥行きデータとをそれぞれ比較し、

前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、書き換えないと判断した場合に、対応する画素処理手段の動作を停止する画像処理方法。

【請求項37】前記画素処理回路がクロック信号に基づいて動作し、

前記記憶手段に記憶されている前記第3の画素データを 前記第2の画素データによって書き換えると判断した場 合に、対応する前記第2の画素処理手段に前記クロック 信号を供給し、

前記記憶手段に記憶されている前記第3の画素データを 前記第2の画素データによって書き換えないと判断した 場合に、対応する前記第2の画素処理手段への前記クロック信号の供給を停止する請求項36に記載の画像処理 方法。

【請求項38】前記画素処理回路の各々は、直列に接続された複数の処理回路でパイプライン処理を行う請求項37に記載の画像処理方法。

【請求項39】前記画素処理回路内の直列に接続された複数の処理回路は、それぞれフラグ記憶部を有し、前記複数の処理回路の前記フラグ記憶部が直列接続されてシフトレジスタを構成し、当該シフトレジスタにより前記パイプライン処理および前記クロック信号の供給の制御を行う請求項38に記載の画像処理方法。

【請求項40】表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、

同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データから複数の第2の画素データを生成し、

前記複数の前記第1の画素データの前記複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較し、

前記同時に処理を行おうとする前記複数の画素のそれぞれについて、対応する画素が前記単位図形の内側に位置するか否かを判断し、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を停止する画像処理方

法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低消費電力化を図れる画像処理装置およびその方法に関する。

[0002]

【従来の技術】種々のCAD(Computer Aided Design)システムや、アミューズメント装置などにおいて、コンピュータグラフィックスがしばしば用いられている。特に、近年の画像処理技術の進展に伴い、3次元コンピュータグラフィックスを用いたシステムが急速に普及している。このような3次元コンピュータグラフィックスでは、各画素(ピクセル)に対応する色を決定するときに、各画素の色の値を計算し、この計算した色の値を、当該画素に対応するディスプレイバッファ(フレームバッファ)のアドレスに書き込むレンダリング(Rendering)処理を行う。レンダリング処理の手法の一つに、ポリゴン(Polygon)レンダリングがある。この手法では、ウェン体モデルを三角形の単位図形(ポリゴン)の組み合わってで表現し、このポリゴンを単位として処理を行い、描画することで、表示画面の色を決定する。

【0003】ポリゴンレンダリングでは、物理座標系に おける三角形の各頂点についての、座標(x, y, z) と、色データ(R, G, B,  $\alpha$ )と、張り合わせのイメ ージパターンを示すテクスチャデータの同次座標(s. t) および同次項 q の値とを入力とし、これらの値を三 角形の内部で補間する処理が行われる。ここで、同次項で q は、簡単にいうと、拡大縮小率のようなもので、実際。 のテクスチャパッファのUV座標系における座標、すな わち、テクスチャ座標データ(u,v)は、同次座標 (s, t) を同次項qで除算した[s/q] および[t]/q」に、それぞれテクスチャサイズUSIZEおよび VSIZEを乗じたものとなる。このような3次元コン ピュータグラフィックシステムでは、例えば、ディスプ レイバッファ(フレームバッファ)に描画を行う際に、 画素毎に、テクスチャ座標データ(u, v)を用いてテ クスチャバッファからテクスチャデータを読み出し、こ の読み出したテクスチャデータを、立体モデルの表面に 三角形を単位として張り付けるテクスチャマッピング処 理を行う。なお、立体モデルでのテクスチャマッピング 処理では、各画素毎に、張り付けを行なうテクスチャデ ータが示す画像の拡大縮小率が変化する。

【0004】ところで、このような3次元コンピュータグラフィックシステムでは、例えば、所定の矩形内の8画素についての処理を並行して(同時に)行う場合がある。また、前述したような三角形を単位図形としたポリゴンレンダリングでは、張り付けを行うテクスチャデータの縮小率などは、三角形を単位として決定される。従って、並行して処理を行った8画素分の演算結果のうち、対象となる三角形の外部に位置する画素についての

演算結果は無効になる。具体的には、図12に示すよう に、三角形30について所定の演算を行って縮小率を決 定し、当該縮小率に応じたテクスチャデータを用いてテ クスチャマッピング処理を行っている場合を考える。こ こで、矩形31、32、33は、それぞれ並行して処理 される8 (2×4) 画素が配置された領域であり、ポリ ゴンレンダリング処理において、各矩形内に属する8画 素については同じテクスチャデータが用いられる。図1 2に示す場合には、矩形32に属する8画素は全て三角 形30内に位置するため、8画素の演算結果は全て有効 「1」である。これに対して、矩形31、33にそれぞ れ属する8画素は、3画素は三角形30内に位置する が、5画素は三角形30の外に位置する。従って、8画 素の演算結果のうち、3画素の演算結果は有効である が、5画素の演算結果は無効となる。従来では、矩形内 に位置する8画素の全てについて、ポリゴンレンダリン グ処理を無条件に行っていた。

#### [0005]

【発明が解決しようとする課題】しかしながら、上述したように、三角形を単位図形としたポリゴンレンダリング処理を行なう場合に、矩形内に位置する複数の画素の全てについての処理を、対象となっている三角形の内内に位置するか否かとは無関係に実行すると、膨大な数の無効な演算を行うことになり、消費電力に大きな影響を及ぼす。また、3次元コンピュータグラフィックシステムでは、上述した理由の他にも、種々の要因で不要な算を行うことがある。また、近年、3次元コンピュータグラフィックシステムの動作クロック周波数は非常に高くなっているため、消費電力の低下が大きな課題になっている。

【 0 0 0 6】本発明は上述した従来技術の問題点に鑑みてなされ、消費電力の大幅な低下を図れる画像処理装置およびその方法を提供することを目的とする。

# [0007]

【課題を解決するための手段】上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の第1の観点の画像処理装置は、同時に処理を行うとする複数の画素毎にそれぞれ設けられ、入力した複数の第1の画素データを相互に並列に処理して複数の第2の画素データを生成する複数の画素処理回路と、前記画素処理回路に入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する制御手段とを有する。

【0008】また、本発明の第2の観点の画像処理装置は、表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素

の画素データの処理結果を有効なものとして用いる画像 処理装置であって、同時に処理を行なおうとする前記複 数の画素データのそれぞれについて、対応する画素が前 記単位図形の内側に位置するか否かを判断する画素位置 判断手段と、前記同時に処理を行おうとする前記複数の 画素データを相互に並列に処理する複数の画素処理手段 と、前記画素位置判断手段の判断結果に基づいて、前記 複数の画素処理手段のうち前記処理対象となっている単 位図形の内側に位置する画素データを処理する前記画素 処理手段以外の前記画素処理手段の動作を停止する制御 手段とを有する。

【0009】また、本発明の第3の観点の画像処理装置は、同時に処理を行うとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データと対応する複数の第2の画素データとを、各画素毎に設定された混合比データが示す混合比で混合して複数の第3の画素データを生成する複数の画素処理手段と、前記混合比データに基づいて、前記画素処理手段による前記混合を行うか否かを判断し、前記混合を行わないと判断した場合に、当該画素処理手段の動作を停止する制御手段とを有する。

【0010】また、本発明の第4の観点の画像処理装置 は、表示手段に表示する画像を所定形状の単位図形を組 み合わせて表現し、同一の前記単位図形内に位置する複 数の画素の画素データを同一の処理条件に基づいて処理 し、同時に処理を行う複数の画素の画素データのうち処 理対象となっている前記単位図形の内側に位置する画素 の画素データの処理結果を有効なものとして用いる場合 に、同時に処理を行おうとする複数の画素毎にそれぞれ 設けられ、複数の第1の画素データと対応する複数の第 2の画素データとを、各画素毎に予め設定された混合比 データが示す混合比で混合して複数の第3の画素データ を生成する複数の画素処理手段と、前記同時に処理を行 なおうとする前記複数の画素のそれぞれについて、対応 する画素が前記単位図形の内側に位置するか否かを判断 し、前記対応する画素が前記単位図形の内側に位置しな いと判断した場合、又は前記混合比データに基づいて前 記混合を行わないと判断した場合に、当該画素について の画素処理を行う画素処理手段の動作を停止する制御手 段とを有する。

【0011】また、本発明の第5の観点の画像処理装置は、記憶手段と、同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段と、複数の前記第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記記憶手段に記憶されている複数の第3の画素データの複数の第2の奥行きデータとをそれぞれ比較する比較手段と、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥行きデータに対応した第3の画素データを前記第2の画素データによって書き換えるか

る画素処理手段の動作を停止する制御手段とを有する。 【0012】また、本発明の第6の観点の画像処理装置は、表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて多い。同時に処理を行う複数の画素の画素データのうちと、同時に処理を行う複数の画素の内側に位置するもで、記憶手段と、同時に処理を行おうとする複数の画素データの処理結果を有効なものとして用いる場合に、記憶手段と、同時に処理を行おうとする複数の画素データを生成する複数の画素データを生成する複数の画素データを生成する複数の第1の画素データの複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記憶手段に記憶されている複数の第3の画素データの

複数の第2の奥行きデータとを比較する比較手段と、前 記同時に処理を行なおうとする前記複数の画素のデータ

のそれぞれについて、対応する画素が前記単位図形の内

側に位置するか否かを判断し、前記比較結果に基づいて

前記記憶手段に記憶されている前記第2の奥行きデータ

に対応した第3の画素データを前記第2の画素データに

よって書き換えるか否かを判断し、当該判断の結果、前

記対応する画素が前記単位図形の内側に位置しないと判

断した場合、又はかつ前記書き換えを行わないと判断し

た場合に、対応する画素処理手段の動作を停止する制御

手段とを有する。

否かを判断し、書き換えないと判断した場合に、対応す

【〇〇13】また、本発明の第1の観点の画像処理方法は、同時に処理を行おうとする複数の画素毎にそれぞれ設けられ、複数の第1の画素データから複数の第2の画素データを生成する複数の画素処理手段を用いて画像処理を行う画像処理方法であって、前記画素処理回路が入力する前記第1の画素データに基づいて、前記第2の画素データを生成するための画素処理を前記画素処理回路が行うか否かを判断し、前記第2の画素データを生成するための画素処理を前記画素処理回路が行わないと判断した場合に、当該画素処理回路の動作を停止する。

【 O O 1 4 】また、本発明の第 2 の観点の画像処理方法は、表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる画像処理方法であって、同時に処理を行なおうとする前記複数の画素データのそれぞれについて、対応する画素が前記単位図形の内側に位置するか否かを判断し、前記制断のに処理を行おうとする前記複数の画素のデータを複数の画素処理手段において相互に並列に処理し、前記判断の結果に基づいて、前記複数の画素処理手段のうち前記処理対象となっている単位図形の内側に位置する画素の画

素データを処理する前記画素処理手段以外の前記画素処 理手段の動作を停止する。

【0015】また、本発明の第3の観点の画像処理方法は、同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の画素処理手段により、複数の第1の画素データと複数の第2の画素データとを、各画素毎に予め設定された混合比データが示す混合比で混合して複数の第3の画素データを生成し、前記混合比データに基づいて、前記画素処理手段による前記混合を行うか否かを判断し、前記混合を行わないと判断した場合に、対応する画素処理手段の動作を停止する。

【0016】また、本発明の第4の観点の画像処理方法 は、表示手段に表示する画像を所定形状の単位図形を組 み合わせて表現し、同一の前記単位図形内に位置する複 数の画素の画素データを同一の処理条件に基づいて処理 し、同時に処理を行う複数の画素の画素データのうち処 理対象となっている前記単位図形の内側に位置する画素 の画素データの処理結果を有効なものとして用いる場合 に、同時に処理を行おうとする複数の画素毎にそれぞれ 設けられた複数の画素処理手段により、複数の第1の画 素データと複数の第2の画素データとを、各画素毎に予 め設定された混合比データが示す混合比で混合して複数。 の第3の画素データを生成し、前記同時に処理を行なお うとする前記複数の画素のそれぞれについて、対応する 画素が前記単位図形の内側に位置するか否かを判断し、 前記対応する画素が前記単位図形の内側に位置しないと 判断した場合、又は前記混合比データに基づいて前記混合 合を行わないと判断した場合に、対応する前記画素処理・ 手段の動作を停止する。

【 O O 1 7 】また、本発明の第 5 の観点の画像処理方法は、同時に処理を行おうとする複数の画素毎にそれぞれ設けられた複数の第 2 の画素データを生成し、前記複数の第 1 の奥テータの複数の第 1 の奥テータの複数の第 1 の奥テータとを生成して記憶手段に対応して記憶手段に記憶されている複数の第 3 の画素データの複数の第 2 の奥テきデータとをそれぞれ比較し、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第 2 の奥テータに対応した第 3 の画素データを前記第 2 の奥素データに対応した第 3 の画素データを前記第 2 の画素データに対応した第 3 の画素データを前記第 2 の画素データに対応した第 3 の画素データを前記第 2 の画素データに対応した第 3 の画素が要を前記第 2 の画素データに対応した第 3 の画素が要を前記第 2 の画素データに対応した第 3 の画素の理手段の動作を停止する。

【0018】また、本発明の第6の観点の画像処理方法は、表示手段に表示する画像を所定形状の単位図形を組み合わせて表現し、同一の前記単位図形内に位置する複数の画素の画素データを同一の処理条件に基づいて処理し、同時に処理を行う複数の画素の画素データのうち処理対象となっている前記単位図形の内側に位置する画素の画素データの処理結果を有効なものとして用いる場合に、同時に処理を行おうとする複数の画素毎にそれぞれ

設けられた複数の画素処理手段により、複数の第1の画 素データから複数の第2の画素データを生成し、前記複 数の前記第1の画素データの前記複数の第1の奥行きデータと、前記複数の第1の奥行きデータに対応して前記 記憶手段に記憶されている複数の第3の画素データの複 数の第2の奥行きデータとをそれぞれ比較し、前記同時に処理を行おうとする前記複数の画素のそれぞれについて、対応する画素が前記単位図形の内側に位置するかを判断し、前記比較の結果に基づいて、前記記憶手段に記憶されている前記第2の奥テータによって書き段に記憶されている前記第2の画素データによって書き換えるか否かを判断し、当該判断の結果、前記対応する画素が前記単位図形の内側に位置しないと判断した場合、又は前記書き換えを行わないと判断した場合に、対応する画素処理手段の動作を停止する。

#### [0019]

【発明の実施の形態】以下、本実施形態においては、家庭用ゲーム機などに適用される、任意の3次元物体モデルに対する所望の3次元画像をCRT(Cathode Ray Tube)などのディスプレイ上に高速に表示する3次元コンピュータグラフィックシステムについて説明する。

#### 第1実施形態

図1は、本実施形態の3次元コンピュータグラフィックシステム1のシステム構成図である。3次元コンピュータグラフィックシステム1は、立体モデルを単位図形である三角形(ポリゴン)の張り合わせとして表現し、このポリゴンを描画することで表示画面の各画素の色を決定し、ディスプレイに表示するポリゴンレンダリング処理を行うシステムである。また、3次元コンピュータグラフィックシステム1では、平面上の位置を表現する(×、y)座標の他に、奥行きを表すz座標を用いて3次元物体を表し、この(×、y、z)の3つの座標で3次元空間の任意の一点を特定する。

【0020】図1に示すように、3次元コンピュータグ ラフィックシステム 1 では、メインメモリ 2 、 I /Oイ ンタフェース回路3、メインプロセッサ4およびレンダ リング回路5が、メインバス6を介して接続されてい る。以下、各構成要素の機能について説明する。メイン プロセッサ4は、例えば、ゲームの進行状況などに応じ て、メインメモリ2から必要なグラフィックデータを読 み出し、このグラフィックデータに対してクリッピング (Clipping)処理、ライティング(Lighting)処理およびジ オメトリ(Geometry) 処理などを行い、ポリゴンレンダリ ングデータを生成する。メインプロセッサ4は、ポリゴ ンレンダリングデータS4を、メインバス6を介してレ ンダリング回路5に出力する。 I / Oインタフェース回 路3は、必要に応じて、外部からポリゴンレンダリング データを入力し、これをメインバス6を介してレンダリ ング回路5に出力する。

【0021】ここで、ポリゴンレンダリングデータは、

ポリゴンの各 3 頂点の (x, y, z, R, G, B, α, s, t, q) のデータを含んでいる。(x, y, z) デ ータは、ポリンゴの頂点の3次元座標を示し、(R, G, B) データは、それそれ当該3次元座標における 赤、緑、青の輝度値を示している。  $\alpha$  データは、これか ら描画する画素と、ディスプレイバッファ21に既に記 憶されている画素とのR、G、Bデータのブレンド(混 合)係数を示している。(s, t, q)データのうち、 (s, t)は、対応するテクスチャの同次座標を示して おり、qは同次項を示している。ここで、「s/q」お よび「t/q」に、それぞれテクスチャサイズUSIZ EおよびVSIZEを乗じてテクスチャ座標データ (u, v)が得られる。テクスチャパッファ20に記憶 されたテクスチャデータへのアクセスは、テクスチャ座 標データ(u, v)を用いて行われる。すなわち、ポリ ゴンレンダリングデータは、三角形の各頂点の物理座標 値と、それぞれの頂点の色とテクスチャデータの同次座

【0022】以下、レンダリング回路5について詳細に 説明する。図1に示すように、レンダリング回路5は、 DDA(Digital Differential Anarizer) セットアップ 回路10、トライアングルDDA回路11、テクスチャ エンジン回路12、メモリI/F回路13、CRTコントローラ回路14、RAMDAC回路15、DRAM1 6およびSRAM17を有する。DRAM16は、テクスチャバッファ20、ディスプレイバッファ21、zバッファ22およびテクスチャCLUTバッファ23として機能する。

### 【0023】DDAセットアップ回路10

標および同次項を示している。

DDAセットアップ回路 1 0 は、後段のトライアングル DDA回路 1 1 において物理座標系上の三角形の各頂点の値を線形補間して三角形の内部の各画素の色と深さ情報を求めるのに先立ち、ポリゴンレンダリングデータ S 4 が示す(z, R, G, B,  $\alpha$ , s, t, q) データについて、三角形の辺と水平方向の差分を求めるセットアップ演算を行う。このセットアップ演算は、具体的には、開始点の値と終点の値と、開始点と終点との距離を用いて、単位長さ移動した場合における、求めようとしている値の変分を算出する。

【0024】また、DDAセットアップ回路10は、同時に処理を行う8画素のそれぞれについて、処理対象となる三角形の内部に位置するか否かを示す1ビットの有効指示データvalを決定する。具体的には、有効指示データvalは、三角形の内部に位置する画素について「1」とし、三角形の外部に位置する画素について「0」とする。DDAセットアップ回路10は、算出し

「0」とする。DDAセットアップ回路10は、算出した変分データS10と、各画素の有効指示データvalとをトライアングルDDA回路11に出力する。

【0025】<u>トライアングルDDA回路11</u> トライアングルDDA回路11は、DDAセットアップ 回路 1 0 から入力した変分データ S 1 0 を用いて、三角形内部の各画素の線形補間された(z. R. G. B.  $\alpha$ . s. t. q.) データを算出する。トライアングル D D A 回路 1 1 は、各画素の(x. y) データと、当該(x. y) 座標の画素についての(z. R. G. B.  $\alpha$ . s. t. q. v a l.) データとを、D D A データ(補間データ) S 1 1 としてテクスチャエンジン回路 1 2 に出力する。本実施形態では、トライアングル D D A 回路 1 1 は、並行して処理を行う矩形内に位置する 8 画素分の D D A データ S 1 1 を単位としてテクスチャエンジン回路 1 2 に出力する。

【0026】ここで、DDAデータS1100(z, R, G, B,  $\alpha$ , s, t, q, val) データは、図2に示すように、161ビットのデータである。具体的には、R, G, B,  $\alpha$ データがそれぞれ8ビットであり、z, s, t, qデータがそれぞれ32ビットであり、valデータが1ビットである。なお、以下、並行して処理を行う8画素についての(z, R, G, B,  $\alpha$ , s, t, q データのうち、val データをval データのうち、val データをval データS2201 val val

# 【0027】<u>テクスチャエンジン回路12およびメモリ</u> I/F回路13

テクスチャエンジン回路12による、DDAデータS11を用いた、「s/q」および「t/q」の算出処理、テクスチャ座標データ(u, v)の算出処理、および、テクスチャバッファ20からの(R, G, B,  $\alpha$ )データの読み出し処理と、メモリ I/F 回路13によるz00、201、202、204、205でパイプライン方式で順に実行する。ここで、演算ブロック200、201、202、204、205は、それぞれ8個の演算サブブロックを内蔵しており、8画素分の演算処理をがして行う。ここで、テクスチャエンジン回路12が演算ブロック200、201、202を内蔵し、メモリ I/F 回路13が演算ブロック204、205を内蔵している。

【0028】 [演算ブロック200] 演算ブロック200は、DDAデータS11に含まれる(s, t, q) データを用いて、sデータをαデータで除算する演算と、tデータをαデータで除算する演算とを行う。演算ブロック200は、図3に示すように、8個の演算サブブロック2001~2008 を内蔵する。ここで、演算サブブロック2001は、被演算データS2211 および valデータS220

【0030】図4は、演算サブブロック2001の内部構成図である。なお、図3に示す、全ての演算サブブロックは、基本的に、図4に示す構成をしている。図4に示すように、演算サブブロック2001は、クロックイネーブラ2101、データ用フリップフロップ222、プロセッサエレメント223およびフラグ用フリップフロップ224を有する。クロックイネーブラ2101は、システムクロック信号S225を基準としたタイミングでvalデータS2201を入力し、valデータS2201のレベルを検出する。そして、クロックイネーブラ2101は、valデータS2201が、

「1」である場合には、例えば、クロック信号S210 1にパルス発生させ、「0」である場合には、クロック 信号S2101にパルス発生させない。

【0031】データ用フリップフロップ222は、クロ ック信号S2101 のパルスを検出すると、被演算デー タS221~を取り込み、プロセッサエレメント223 に出力する。プロセッサエレメント223は、入力した 被演算データS2211 を用いて前述した除算を行い、 除算結果S2001 を演算サブブロック2011 のデー タ用フリップフロップ222に出力する。フラグ用フリ ップフロップ224は、システムクロック信号S225 を基準としたタイミングで、vaIデータS2201 を 取り込み、後段の演算ブロック201の演算サブブロッ ク2011 のフラグ用フリップフロップ224に出力す る。なお、システムクロック信号S225は、図3に示 す全ての演算サブブロック2001 ~2008, 201 1~2018, 2021~2028, 2041~204 8 のクロックイネーブラおよびフラグ用フリップフロッ プ224に供給される。すなわち、演算サブブロック2 001~2008, 2011~2018, 2021~2 028.2041~2048における処理は同期して行 われ、同一の演算ブロックに内蔵された8個の演算サブ ブロックは並行して処理を行う。

【0032】 [演算ブロック201] 演算ブロック201は、演算サブブロック2011~2018 を有し、演算ブロック200から入力した除算結果S2001~S2008 が示す「S/q」 および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEを乗びて、テクスチャ座標データ(u. v) を生成する。 u0 がブブロック2011~2018 は、それぞれクロック2011~218 により u0 には力する。

【0033】 [演算ブロック202] 演算ブロック20 2は、演算サブブロック2021 ~2028 を有し、メ モリ1/F回路13を介して、SRAM17あるいはD RAM16に、演算ブロック201で生成したテクスチ ャ座標データ(u, v)を含む読み出し要求を出力し、 メモリ I / F回路 13を介して、SRAM17あるいは テクスチャバッファ20に記憶されているテクスチャデ 一タを読み出すことで、(u, v)データに対応したテ クスチャアドレスに記憶された(R, G, B,  $\alpha$ )デー タS17を得る。なお、テクスチャバッファ20には、 MIPMAP(複数解像度テクスチャ)などの複数の縮 小率に対応したテクスチャデータが記憶されている。こ こで、何れの縮小率のテクスチャデータを用いるかは、 所定のアルゴリズムを用いて、前記三角形を単位として 決定される。また、SRAM17には、テクスチャパッ ファ20に記憶されているテクスチャデータのコピーが 記憶されている。演算サブブロック2021~2028 は、それぞれクロックイネーブラ2121~2128に よりvalデータS2201~S2208 のレベル検出 を行った結果、当該レベルが「1」の場合にのみ読み出 し処理を行い、それぞれ読み出した(R, G, B,  $\alpha$ ) データS17を、(R, G, B,  $\alpha$ )データS2021 ~S2028 として、それぞれ演算ブロック203の演 算サブブロック2031~2038に出力する。

【0034】なお、テクスチャエンジン回路 12は、フルカラー方式の場合には、テクスチャパッファ 20から読み出した(R. G. B.  $\alpha$ )データを直接用いる。一方、テクスチャエンジン回路 12は、インデックスカラー方式の場合には、予め作成したカラールックアップテーブル(CLUT)をテクスチャCLUTバッファ 23から読み出して、内蔵する S RAMに転送および記憶し、このカラールックアップテーブルを用いて、テクスチャバッファ 20から読み出したカラーインデックスに対応する(R. G. B)データを得る。

【0035】 [演算ブロック203] 演算ブロック203は、演算サブブロック2031 ~2038 を有し、演

算ブロック 2 0 2 から入力したテクスチャデータである (R、G、B、 $\alpha$ ) データ S 2 0 2 1 ~ S 2 0 2 8 と、トライアングルD D A 回路 1 1 からのD D A データ S 1 1 に含まれる (R、G、B) データとを、(R、G、B、 $\alpha$ ) データ S 2 0 2 8 に含まれる  $\alpha$  データ (テクスチャ $\alpha$ ) が示す割合で混合し、(R、G、B) 混合データを生成する。そして、演算ブロック 2 0 3 は、生成された (R、G、B) 混合データと、対応する D D A データ S 1 1 に含まれる  $\alpha$  データ とを含む (R、G、B、 $\alpha$ ) データ S 2 0 3 1 ~ S 2 0 3 8 を、

演算ブロック204に出力する。演算サブブロック20 $31\sim 2038$  を、演算ブロック204に出力する。演算サブブロック20 $31\sim 2038$  は、それぞれクロックイネーブラ213 $1\sim 2138$  により v a 1 データS220 $1\sim S2208$  のレベル検出を行った結果、当該レベルが「1」の場合にのみ上記混合および(R, G, B,  $\alpha$ )データS203 $1\sim S2038$  の出力を行う。

【0036】 [演算ブロック204] 演算ブロック20 4は、演算サブブロック2041~2048を有し、入 カした (R, G, B, α) データS2O31 ~S2O3 8 について、ェバッファ22に記憶されたェデータの内 容を用いて、z比較を行い、(R, G, B,  $\alpha$ ) データ S 2 O 3 1 ~ S 2 O 3 8 によって描画する画像が、前 回、ディスプレイバッファ21に描画した値よりも手前 (視点側)に位置する場合には、 z バッファ 2 2 を更新 すると共に、(R, G, B, α) データS2O31~S 2038  $\varepsilon$ , (R, G, B,  $\alpha$ )  $\vec{r}$  –  $\phi$  S 2041  $\sim$  S 2048 として、それぞれ演算ブロック205の演算サ ブブロック2051~2058に出力する。演算サブブ ロック2041~2048は、それぞれクロックイネー ブラ2141~2148 によりvalデータS2201 ~S2208 のレベル検出を行った結果、当該レベルが 「1」の場合にのみ上述したz比較および(R,G, B, α) データS2O41 ~ S2O48 の出力を行な

【0037】 [演算ブロック205] 演算ブロック20 5は、演算サブブロック2051~2058を有し、入 カした (R, G, B, α) データS2041 ~S204 8 と、既にディスプレイバッファ21に記憶されている (R, G, B) データとを、それぞれ (R, G, B, α) データS2O41 ~S2O48 に含まれるαデータ が示す混合値で混合し、混合後の(R, G, B) データ S2051 ~ S2058 をディスプレイバッファ21に 書き込む(打ち込む)。なお、メモリI/F回路13に よるDRAM16に対してのアクセスは、16画素につ いて同時に行なわれる。演算サブブロック2051~2 058 は、それぞれクロックイネーブラ2151~21 58 によりvalデータS2201 ~S2208 のレベ ル検出を行った結果、当該レベルが「1」の場合にのみ 上述した混合処理およびディスプレイバッファ21への 掛き込み処理を行う。

# 【0038】CRTコントローラ回路14

CRTコントローラ回路14は、与えられた水平および 垂直同期信号に同期して、図示しないCRTに表示する アドレスを発生し、ディスプレイバッファ21から表示 データを読み出す要求をメモリ!/F回路13に出力す る。この要求に応じて、メモリ!/F回路13は、ディ スプレイバッファ21から一定の固まりで表示データを 読み出す。CRTコントローラ回路14は、ディスプレイバッファ21から読み出した表示データを記憶するF IFO(First In First Out)回路を内蔵し、一定の時間 間隔で、RAMDAC回路15に、RGBのインデック ス値を出力する。

### 【0039】RAMDAC回路15

RAMDAC回路15は、各インデックス値に対応するR.G.Bデータを記憶しており、CRTコントローラ回路14から入力したRGBのインデックス値に対応するデジタル形式のR.G.Bデータを、D/Aコンバータに転送し、アナログ形式のR.G.Bデータを生成する。RAMDAC回路15は、この生成されたR.G.BデータをCRTに出力する。

【0040】以下、3次元コンピュータグラフィックシステム1の全体動作について説明する。ポリゴンレンダリングデータS4が、メインバス6を介してメインプロセッサ4からDDAセットアップ回路10に出力され、DDAセットアップ回路10に出力され、平方向の差分などを示す変分データS10が生成される。この変分データS10は、トライアングルDDA回路11に出力され、トライアングルDDA回路11に出力され、トライアングルDDA回路11において、三角形内部の各画素における線形補間された(z、R、G、B、 $\alpha$ 、s、t、q)データと、三角形の各頂点の(x、y)データとが、DDA可路11として、トライアングルDDA回路11からテクスチャエンジン回路12に出力される。

【0041】次に、テクスチャエンジン回路12および

を示し、valデータS2204 、S2207 、S22 08 が「1」を示している。

【0043】valデータS2201~S2208 およ び被演算データS2211 ~S2218 が、それぞれ対 応する演算サブブロック2001 ~2008 のクロック イネーブラ2101~2108に入力される。そして、 クロックイネーブラ2101~2108において、それ ぞれvaIデータS2201 ~S2208 のレベルが検 出される。具体的には、クロックイネーブラ2104. 2107, 2108 において「1」が検出され、クロッ クイネーブラ2101, 2102, 2103, 21 05,2106において「0」が検出される。その結 果、演算サブブロック2004 、 2007 、 2008 に おいてのみ、被演算データS2214, S2217, S 2 2 1 8 を用いて、「s/q」および「t/q」が算出 され、当該除算結果 S 2 0 0 4 , S 2 0 0 7 , S 2 0 0 8 が演算ブロック201の演算ブロック2014 、20 17. 2018 に出力される。一方、演算サブブロック 2001, 2002, 2003, 2005, 2006T. は、除算は行なわれない。また、除算結果S2004... S2007, S2008 の出力と同期して、valデー タS2201 ~S2208 が、演算ブロック201の演 算サブブロック2011~2018 に出力される。

【0044】次に、演算サブブロック2011~201 それぞれvalデータS2201~S2208 のレベル が検出される。そして、この検出結果に基づいて、演算 サブブロック2014, 2017, 2018 においての み、除算結果S2004 , S2007 , S2008 が示 す「s/q」および「t/q」に、それぞれテクスチャ サイズUSIZEおよびVSIZEを乗じて、テクスチ ャ座標データS2024 、 S2027 、 S2028 が生 成され、それぞれ演算ブロック202の演算サブブロッ ク2024, 2027, 2028 に出力される。一方、 演算サブブロック2011 、 2012 、 2013 、 20 15, 2016では、演算は行なわれない。また、テク スチャ座標データS2024 、S2027 、S2028 の出力と同期して、 va I データS 2 2 01 ~ S 2 2 0 8が、演算ブロック202の演算サブブロック2021 ~2028 に出力される。

【0045】次に、演算サブブロック2021~2028のクロックイネーブラ2121~2128において、それぞれvalデータS2201~S2208のレベルが検出される。そして、この検出結果に基づいて、演算サブブロック2024・2027・2028においてのみ、SRAM17あるいはテクスチャパッファ20に記憶されているテクスチャデータの読み出し処理が行なわれ、(s. t)データに対応したテクスチャアドレスに記憶された(R, G, B,  $\alpha$ )データS2

024 、\$2027 、\$2028 が、演算ブロック204の演算サブブロック2034 、2037 、2038 に出力される。一方、演算サブブロック2021 、2022 2、2023 、2025 、2026では、読み出し処理は行なわれない。また、(R、G、B、 $\alpha$ )データ\$2024 、\$2027 、\$2028 の出力と同期して、val データ\$2201 ~\$208 が、演算ブロック203の演算サブブロック2031 ~2038 に出力される。

【0046】次に、演算サブブロック2031~203 8 のクロックイネーブラ2121~2128 において、 それぞれvalデータS2201~S2208 のレベル が検出される。そして、この検出結果に基づいて、演算 サブブロック2034, 2037, 2038 においての み、それぞれ演算ブロック202から入力したテクスチ ャデータである (R, G, B. α) データS2O24, 2027, 2028 と、トライアングルDDA回路11 からのDDAデータS11に含まれる(R, G, B)デ ータとを、(R, G, B. α) データS2O24, 2O 27 , 2028 に含まれる $\alpha$ データ(テクスチャ $\alpha$ )が 示す割合で混合し、(R, G, B)混合データを生成す る。そして、演算サブブロック2034、2037、2 038 は、生成された(R, G, B)混合データと、対 応するDDAデータS11に含まれる $\alpha$ データとを含む (R. G. B.  $\alpha$ )  $\vec{\tau}$ - $\phi$ S2034, 2037, 20 38 を、演算ブロック204に出力する。一方、演算サ ブブロック2031, 2032, 2033, 2035, 2036では、混合処理は行なわれない。

【0047】次に、演算サブブロック2041~204 8 のクロックイネーブラ2141 ~ 2148 において、 それぞれvalデータS2201~S2208 のレベル が検出される。そして、この検出結果に基づいて、演算 サブブロック2044. 2047. 2048 においての み、(R, G, B,  $\alpha$ ) データS2034, S20 37. S2038 について、ェバッファ22に記憶され たzデータの内容を用いて、z比較が行なわれ、(R. G, B, α) データS2O34 , S2O37 , S2O3 8 によって描画する画像が、前回、ディスプレイバッフ ァ21に描画した値よりも手前に位置する場合には、 z パッファ22が更新されると共に、(R, G, B,  $\alpha$ ) データS2034, S2037, S2038 が、それぞ  $h(R, G, B, \alpha) \vec{\tau} - 952044, 52047.$ S2048 として、それぞれ演算サブブロック205の 演算サブブロック2054, 2057, 2058 に出力 される。

【0048】次に、演算サブブロック $2051\sim2058$  のクロックイネーブラ $2151\sim2158$  において、それぞれvalデータ $S2201\sim S2208$  のレベルが検出される。そして、この検出結果に基づいて、(R, G, B,  $\alpha$ )データS2044, S2047, S

2048 の (R, G, B) データと、既にディスプレイパッファ21に記憶されている (R, G, B) データとが、 $\alpha$ データが示す混合値で混合され、 (R, G, B) データS2054, S2057, S2058 が最終的に算出される。そして、この混合処理された、 (R, G, B) データS2054, S2057, S2058 が、ディスプレイパッファ21に書き込まれる。一方、演算サブブロック2041, 2042, 2043, 2045, 2046では、混合処理は行なわれない。

【0049】すなわち、テクスチャエンジン回路12お よびメモリ!/F回路13では、図6に示す矩形31内 の画素について同時に処理を行なう場合に、三角形30 の外に位置する画素についての処理は行なわない。すな わち、図4に示す矩形31内の画素についての演算を行 なっている間は、演算サブブロック2001,20  $\mathtt{0_2}\;,\;\mathtt{200_3}\;,\;\mathtt{200_5}\;,\;\mathtt{200_6}\;,\;\mathtt{201_1}\;,\;\mathtt{20}$ 12, 2013, 2015, 2016, 2021, 20 22. 2023. 2025. 2026. 2041. 20 42, 2043, 2045, 2046, 2051, 20 52, 2053, 2055, 2056 は停止した状態に なり、これらの演算サブブロックは電力を消費しない。 【0050】以上説明したように、3次元コンピュータ グラフィックシステム 1 によれば、テクスチャエンジン 回路12におけるパイプライン処理において、同時処理 する8画素のうち、処理対象となる三角形の外部に位置 する画素についての演算は行なわないようにすることが できる。そのため、テクスチャエンジン回路12におけ る消費電力を大幅に低減できる。その結果、3次元コン ピュータグラフィックシステム1の電源として、簡単か つ安価なものを用いることができる。なお、テクスチャ エンジン回路12は、図3および図4に示すように、各 演算サブブロックに、クロックイネーブラおよび 1 ビッ トのフラグ用フリップフロップを組み込むことで、上述 した機能を実現するが、クロックイネーブラおよび1ビ ットのフラグ用フリップフロップの回路規模は小さいた め、テクスチャエンジン回路12の回路規模が大幅に増 大することはない。

# 【0051】 第2 実施形態

図5は、本実施形態の3次元コンピュータグラフィックシステム451のシステム構成図である。本実施形態の3次元コンピュータグラフィックシステム451は、 $\alpha$  ブレンド処理を行うか否かを各画素毎に予め判断し、 $\alpha$  ブレンド処理を行わないと判断した場合に、 $\alpha$  ブレンド処理を行わないと判断した場合に、 $\alpha$  ブレンド処理を行う演算サブブロックのうちが応する演算サブ ロックの処理を停止させる点を除いて、前述した第1年 心形態の3次元コンピュータグラフィックシステムブ に である。すなわち、本実施形態では、各演算サブ ロックは、第1実施形態の場合と同様に、対応する場合には 第1 実施形態の場合と同様に、対応する場合には 第1 実施形態の場合と同様に、対応する場合と同様に、対応する場合と同様に、対応する場合と同様に、対応する。また、演算サブロックのうち  $\alpha$  ブレンド

【0053】また、図5に示すように、レンダリング回路425は、DDAセットアップ回路10、トライアングルDDA回路411、テクスチャエンジン回路12、メモリI/F回路413、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17を有する。ここで、DDAセットアップ回路10、テクスチャエンジン回路12、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17は、第1実施形態で説明したものと同じである。

【 0 0 5 4 】以下、トライアングルDDA回路411お よびメモリI/F回路413について説明する。

### トライアングルDDA回路411

トライアングルDDA回路411は、前述した第1実施 形態のトライアングルDDA回路11と同様に、DDA セットアップ回路10から入力した変分データS10を 用いて、三角形内部の各画素の線形補間された(z, R. G. B.  $\alpha$ . s. t. q.) データを算出する。トラ イアングルDDA回路411は、各画素の(x, y)デ ータと、当該(x, y)座標の画素についての(z, R. G. B. α. s. t. q. val) データとを、D DAデータ(補間データ)S11としてテクスチャエン ジン回路12に出力する。本実施形態では、トライアン グルDDA回路411は、並行して処理を行う矩形内に 位置する8画素分のDDAデータS11を単位としてテ クスチャエンジン回路12に出力する。なお、以下、並 行して処理を行う8画素についての(z, R, G, B,  $\alpha$ , s, t, q, val)  $\vec{r}$  -9  $\sigma$  5 5 5 7 7 9をvalデータS2201~S2208とし、(z. R. G. B. α, s. t. q) データを被演算データS 2211 ~S2218 とする。すなわち、トライアング ルDDA回路11は、8画素分の(x, y)データと、 valデータS2201~S2208 と、被演算データ S2211 ~ S2218 とからなるDDAデータS11 をテクスチャエンジン回路12に出力する。

【0055】また、トライアングルDDA回路411は、並行して処理を行う8画素について、上述したように線形補間して生成した(z、R、G, B、 $\alpha$ 、s

#### 【0056】メモリ1/F回路413

図6は、テクスチャエンジン回路12およびメモリ1/F回路413の構成図である。図6に示すように、メモリ1/F回路413は、演算ブロック204および演算ブロック405を有する。なお、図6において、図3と同じ符号を付した構成要素は、第1実施形態で説明した同一符号を構成要素と同じである。すなわち、テクスチャエンジン回路12は、第1実施形態で説明したものと同じであり、メモリ1/F回路413の演算ブロック204も第1実施形態で説明したものと同じである。【0057】以下、メモリ1/F回路413の演算ブロ

【0057】以下、メモリ1/F回路413の演算プロック405について説明する。

〔演算ブロック405〕演算ブロック405は、演算サ ブブロック4051~4058を有し、演算サブブロッ ク2041~2048 から入力した(R. G. B. α) データS2041~S2048 と、既にディスプレイバ ッファ21に記憶されている(R, G, B)データと 2048 に含まれる $\alpha$ データが示す混合値で混合し、混 合後の(R, G, B) データS4051 ~ S4058 を ディスプレイバッファ21に書き込む(打ち込む)。こ のとき、演算サブブロック4051~4058は、それ ぞれクロックイネーブラ4151~415gにより、そ れぞれ演算ブロック204からのvaIデータS220 1~S2208 および図5に示すトライアングルDDA 回路411からのvalデータS411a1~S411 a8 のレベルを検出し、双方のレベルが「1」の場合に のみ $\alpha$ ブレンド処理を行う。ここで、双方のレベルが 「1」の場合とは、当該画素が処理対象となる三角形の 内部に位置し、しかも、当該画素の $\alpha$ データが「0」で ない (αブレンド処理を行うことを示す)場合である。 すなわち、演算サブブロック4051~4058は、そ れぞれいalデータS2201 ~S2208 およびva | データS411a1 ~ S411a8 のうちいずれかー 方が「O」の場合には、 $\alpha$ ブレンド処理を行わない。 【0058】なお、演算サブブロック4051~405

 $\{0058\}$  なお、演算サブブロック  $4051\sim 405$ 8 は、val データ  $S2201\sim S2208$  のレベルが「1」であり、val データ  $S411a1\sim S411a$ 8 のレベルが「0」の場合には、演算サブブロック  $2041\sim 2048$  から入力した(R. G. B.  $\alpha$ )データ

 $S2041 \sim S2048$  をディスプレイバッファ21に 書き込む。

【0059】以下、3次元コンピュータグラフィックシステム451の動作について説明する。3次元コンピュータグラフィックシステム451の全体動作は、基本的に前述した第1実施形態で説明した3次元コンピュータグラフィックシステム1の全体動作と同じである。また、図6に示すテクスチャエンジン回路12およびメモリ1/F回路413のパイプライン処理の動作は、演算ブロック200~204の処理については、前述した第1実施形態で説明した動作と同じである。

【0060】以下、演算ブロック405の動作について 説明する。それぞれ図6に示す演算サブブロック204 1~2048 から演算サブブロック4151~4158  $(R, G, B, \alpha) \vec{\tau} - 952041 \sim 52048$ およびvalデータS2201 ~S2208 が出力され る。また、図5に示すトライアングルDDA回路411 において、線形補間して生成した(z, R, G, B,  $\alpha$ , s, t, q) データのうち $\alpha$ データが「O」である か否かが判断され、当該判断の結果を示すvalデータ 4 1 1 a 1 ~ S 4 1 1 a 8 が図 6 に示す演算サブブロッ ク4151~4158にそれぞれ出力される。そして、 演算サブブロック4151~4158において、それぞ れクロックイネーブラ4151~4158 により、va | データS2201 ~ S2208 およびva | データS 4 1 1 a 1 ~ S 4 1 1 a g のレベルが検出され、双方の レベルが「1」の場合にのみαブレンド処理が行われ る。 $\alpha$ ブレンド処理では、(R, G, B,  $\alpha$ )データS 2041~S2048 と、既にディスプレイバッファ2 1に記憶されている(R, G, B) データとが、それぞ  $h(R, G, B, \alpha) \vec{r} - 952041 \sim 52048 \text{ K}$ 含まれる $\alpha$ データが示す混合値で混合されて(R.G. B) データS4051 ~S4058 が生成される。そし て、(R, G, B) データS4051 ~S4058 が、 ディスプレイバッファ21に書き込まれる。

【0061】すなわち、本実施形態では、演算サブブロック4151~4158のそれぞれにおいて、valデータS2201~S2208 およびvalデータS411a1~S411a8のうち何れか一方が「0」の場合には、 $\alpha$ ブレント処理は行われない。

【 0 0 6 2 】以上説明したように、 3 次元コンピュータグラフィックシステム 4 5 1 によれば、トライアングル D D A 回路 4 1 1 において、各画素について $\alpha$  データが「O」であるか否かを判断する。そして、メモリ! $\nu$  F 回路 4 1 3 において、同時処理する 8 画素のうち処理対象となる三角形の内部に位置する画素であっても、トライアングルD D A 回路 4 1 1 による上記判断の結果に基づいて、 $\alpha$  データが「O」の画素についての $\alpha$  ブレンド処理を行わないようにすることができる。そのため、 3 次元コンピュータグラフィックシステム 4 5 1 によれ

ば、前述した第1実施形態の3次元コンピュータグラフィックシステム1に比べてさらに、消費電力を低減できる。

## 【0063】第3実施形態

図7は、本実施形態の3次元コンピュータグラフィックシステム551のシステム構成図である。本実施形態の3次元コンピュータグラフィックシステム551では、例えば、処理対象となっている画素のzデータとzパッファに記憶されている対応するzデータとの比較を行い、今回描画しようとする画像が前回描画した画像より奥側(視点側と反対の方向)にある場合には、当該画素についてのテクスチャ座標データ(u. v)の生成処理、テクスチャデータの読み出し処理、テクスチャ $\alpha$ ブレンド処理および $\alpha$ ブレンド処理を停止する。

【0064】図7に示すように、3次元コンピュータグラフィックシステム551は、メインメモリ2、1/Oインタフェース回路3、メインプロセッサ4およびレンダリング回路525がメインパス6を介して接続されている。図7において、図1と同じ符号を付した構成要素は、第1実施形態で説明した同一符号を付した構成要素と同じである。すなわち、メインメモリ2、1/Oインタフェース回路3、メインプロセッサ4およびメインパス6は、第1実施形態で説明したものと同じである。

【0065】また、図7に示すように、レンダリング回路525は、DDAセットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路512、メモリI/F回路513、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17を有する。ここで、DDAセットアップ回路10、トライアングルDDA回路11、CRTコントローラ回路14、RAMDAC回路15、DRAM16およびSRAM17は、第1実施形態で説明したものと同じである。

【0066】以下、テクスチャエンジン回路512およびメモリ I / F 回路513について説明する。図8は、テクスチャエンジン回路512およびメモリ I / F 回路513の構成図である。図8に示すように、テクスチャエンジン回路512は、演算ブロック500、501/F を有する。また、メモリ I / F 回路513は、演算ブロック505は、それぞれ8画素についての処理を同時に行い、パイプライン処理が行われるように直列に接続されている。ここで、対算ブロック500では z 比較処理が行われ、演算ブロック501では「s / q」の算出処理が行われ、演算ブロック503では、ック502ではテクスチャ座標データ (u, v)の算出処理が行われ、演算ブロック503で

(u, v) の算出処理が行われ、演算フロック503ではテクスチャパッファ20からの  $(R, G, B, \alpha)$  データの読み出し処理が行われ、演算ブロック504ではテクスチャ $\alpha$ ブレンド処理が行われ、演算ブロック50

5ではαブレンド処理が行われる。

【0067】 [演算ブロック500] 演算ブロック500は、演算サブブロック5001~5008を有し、図7に示すトライアングルDDA回路11からDDAデータS11を入力する。演算サブブロック5001~5008は、それぞれクロックイネーブラ2141~2148において、DDAデータS11に含まれるvalデータS2201~S2208のレベル検出を行い、その結果、当該レベルが「1」の場合(当該画素が、処理対象となる三角形の内部に位置する場合)にはz比較処理を行い、当該レベルが「1」でない場合にはz比較処理を行わない。

【0068】演算サブブロック5001~5008は、 z比較処理において、DDAデータS11に含まれる被 演算データS2211 ~S2218 のェデータと、ェバ ッファ22に記憶された対応するェデータとを比較す る。そして、演算サブブロック5001~5008は、 被演算データS2211~S2218によって描画する 画像が、前回、ディスプレイバッファ21に描画した値 よりも手前(視点側)に位置する場合には、それぞれ 「1」を示すvalデータS500a1~S500a8 を演算ブロック501の演算サブブロック5011~5 018に出力し、それぞれ被演算データS2211~S 2218 のェデータで、ェバッファ22に記憶されてい る対応するェデータを書き換える。このとき、演算サブ ブロック5001~5008は、さらに被演算データS 2211~S2218 を演算サブブロック5011 ~5 0 1 8 に出力する。一方、演算サブブロック 5 0 0 1 ~ 500gは、被演算データS2211 ~ S2218 によ って描画する画像が、前回、ディスプレイバッファ21 に描画した値よりも手前(視点側)に位置しない場合に は、それぞれ「O」を示すvalデータS500a1~ S500a8 を演算ブロック501の演算サブブロック 5011~5018 に出力し、ェバッファ22に記憶さ れている対応するェデータを書き換えない。

【0069】 [演算ブロック501] 演算ブロック501は、DDAデータS11が示す(s.t.q)データを用いて、sデータをqデータで除算する演算と、tデータをqデータで除算する演算とを行う。演算ブロック501は、図8に示すように、8個の演算サブブロック5011 は、被演算データS2211 および v a l データS2201 、S500a1を入力し、クロックイネーブラ5111~5118により、v a l データS2201 およびS500a1の双方が「1」、すなわち有効であるか否かを判断し、双方が「1」であると判断した場合に、「s/q」および「t/q」を算出し、これを除算結果S5011として演算ブロック502の演算サブブロック5021に出力する。

【0070】また、演算サブブロック5011は、va

I データS 2 2 0 1 およびS 5 0 0 a 1 のいずれか一方が「0」、すなわち無効であることを示すと判断した場合には演算は行わず、除算結果S 5 0 1 1 を出力しないか、あるいは、所定の仮値を示す除算結果S 5 0 1 1 を演算ブロック 5 0 2 の演算サブブロック 5 0 2 1 に出力する。なお、演算サブブロック 5 0 1 2 ~5 0 1 8 を後段の演算ブロック 5 0 2 の演算サブブロック 5 0 2 の演算サブブロック 5 0 2 の演算サブブロック 5 0 2 0 2 ~5 0 2 8 にそれぞれ出力する。

【0071】 [演算ブロック502] 演算ブロック502は、演算サブブロック5021~5028 を有し、演算ブロック5021~5028 を有し、演算ブロック5012 を有し、演算ブロック5012 に、テクスチャサイズリスエモおよび「tノロ」に、それでれたクスチャサイズリスエモおよび「tノロ」にとを乗ずて、テクスチャ座標データ(u、v)を生成する。演算サブブロック5021 は、クロックイネーブラ5121においてvalデータS2201 およびS500a1のレベル検出を行い、双方のレベルが「1」の場合にのみ演算を行い、それぞれ演算結果であるテクスチャブブロック5031に出力する。演算サブブロック5022~5028 も、演算サブブロック5021 と同様に、対応するデータの処理を行う。

【0072】〔演算ブロック503〕演算ブロック50 3は、演算サブブロック5031~5038を有し、メ モリ I / F回路13を介して、SRAM17あるいはD RAM16に、演算ブロック502で生成したテクスチ ャ座標データ(u, v)を含む読み出し要求を出力し、 メモリ I / F回路 13を介して、SRAM 17あるいは テクスチャパッファ20に記憶されているテクスチャデ ータを読み出すことで、(u, v)データに対応したテ クスチャアドレスに記憶された(R, G, B, α)デー タS17を得る。演算サブブロック5031 は、クロッ クイネーブラ5131 においてvalデータS2201 およびS500alのレベル検出を行い、双方のレベル が「1」の場合にのみ読み出し処理を行い、それぞれ読 み出した(R, G, B,  $\alpha$ )データS17を、(R, G. B. α) データS5031 として、演算ブロック2 03の演算サブブロック5041に出力する。演算サブ ブロック5032~5038 も、演算サブブロック50 31 と同様に、対応するデータの処理を行う。

【0073】 [演算ブロック504] 演算ブロック504は、演算サブブロック5041~5048 を有し、演算ブロック503から入力したテクスチャデータである(R, G, B, α) データS5031~S5038と、トライアングルDDA回路11からの対応するDDAデータS11に含まれる(R, G, B) データとを、

(R, G, B.  $\alpha$ ) データS 5 O 3  $\gamma$  ~ S 5 O 3  $\gamma$  に含まれる $\gamma$  に合いた。 でラスチャ $\gamma$  が示す割合で混合し、

(R. G. B) 混合データを生成する。そして、演算ブロック504は、生成された(R. G. B) 混合データと、対応するDDAデータS11に含まれる $\alpha$ データとを含む(R. G. B.  $\alpha$ )データS5041  $\sim$ S5048 を、演算ブロック505に出力する。演算サブブロック5041  $\sim$ 5048 は、それぞれクロックイネーブラ5141  $\sim$ 5148 によりvalデータS2201  $\sim$ S2208 およびS500a1  $\sim$ S500a8 のレベル検出を行い、双方のレベルが「1」の場合にのみ上記混合処理を行う。

【0074】 [演算ブロック505] 演算ブロック505は、演算サブブロック5051~5058を有し、入力した(R, G, B,  $\alpha$ )データS5041~S5048と、既にディスプレイバッファ21に記憶されている(R, G, B)データとを、それぞれ(R, G, B,  $\alpha$ )データS5041~S5048に含まれる $\alpha$ データが示す混合値で混合し、混合後の(R, G, B)データタS5051~S5058をディスプレイバッファ21に書き込む(打ち込む)。演算サブブロック5051~5058は、それぞれクロックイネーブラ2151~2158において v a 1 データS2201~S2208 およびS500a1~S500a8 のレベルを検出し、双方のレベルが「1」の場合にのみ上記混合処理およびディスプレイバッファ21への書き込み処理を行う。

【〇〇75】以下、図8に示すテクスチャエンジン回路 512およびメモリI/F回路513のパイプライン処 理の動作について説明する。先ず、演算サブブロック5 001 ~5008 のクロックイネーブラ2141 ~21 48 において、それぞれDDAデータS11に含まれる valデータS2201~S2208 のレベル検出が行 われ、当該レベルが「1」の場合(当該画素が、処理対 象となる三角形の内部に位置する場合)にはz比較処理 が行われる。そして、被演算データS221~S22 18 によって描画する画像が、前回、ディスプレイバッ ファ21に描画した値よりも手前(視点側)に位置する 場合には、それぞれ「1」を示すvalデータS500 a1 ~S500a8 が演算ブロック501の演算サブブ ロック5011~5018 に出力され、それぞれ被演算 データS2211~S2218 のェデータで、ェバッフ ア22に記憶されている対応するェデータが書き換えら れる。このとき、さらに被演算データS2211~S2 2 18 が、演算サブブロック5001 ~5008 から演 算サブブロック5011~5018 に出力される。-方、valデータS2201~S2208 のレベルが 「1」でない場合にはz比較処理は行われず、それぞれ 「O」を示すvalデータS500a1 ~S500a8 が演算ブロック501の演算サブブロック5011~5 018 に出力される。このとき、ェパッファ22に記憶 されている対応するェデータは書き換えられない。

【0076】次に、演算サブブロック5011~501

【0077】次に、演算サブブロック5021~5028のクロックイネーブラ5121~5128においてvalデータS2201~S2208およびS500a1~S500a8のレベル検出が行われる。そして、双方のレベルが「1」の場合にのみ、演算サブブロック5021~5028において、それぞれ演算ブロック501から入力した除算結果S5011~S5018が示す

「s/q」および「t/q」に、それぞれテクスチャサイズUSIZEおよびVSIZEが乗算され、テクスチャ座標データ(u, v)が生成される。テクスチャ座標データ(u, v)は、それぞれ演算サブブロック5031~5038に出力される。

【0078】次に、演算サブブロック5031~5038のクロックイネーブラ5131~5138において、  $val\vec{r}-9$ 52201~52208および5500a1~5500a8のレベル検出が行われ、双方のレベルが「1」の場合にのみ、テクスチャ座標データ(u. v)を含む読み出し要求がSRAM17に出力され、メモリI/F回路13を介してテクスチャデータが読み出され、(u. v)データに対応したテクスチャアドレスに記憶された(R. G. B.  $\alpha$ )データS17は、(R. G. B.  $\alpha$ )データS5038として、演算サブブロック5041~5048に出力される。

【0079】次に、演算サブブロック $5041\sim504$ 8のクロックイネーブラ $5141\sim5148$ によりvalデータS220 $1\sim$ S2208 およびS500a $1\sim$ S500a8 のレベル検出が行われ、双方のレベルが「1」の場合にのみ、(R. G. B.  $\alpha$ )データS503 $1\sim$ S5038 と、トライアングルDDA回路11からの対応するDDAデータS11に含まれる(R. G. B) データとが、(R. G. B.  $\alpha$ )データとが、(R. G. B.  $\alpha$ )データが生成された(R. G. B)混合データが生れる。そして、当該生成された(R. G. B)混合データとを含む(R. G. B.  $\alpha$ )データS504 $1\sim$ S504 $1\sim$ S505 $1\sim$ S5051

【0080】次に、演算サブブロック5051 ~5058のクロックイネーブラ2151~2158 において、 val データS2201~S2208 およびS500a1~S500a8 のレベルが検出され、双方のレベルが「1」の場合にのみ、(R、G、B、 $\alpha$ )データS5041~S5048 と、既にディスプレイバッファ21に記憶されている(R、G、B)データとが、それぞれ(R、G、B、 $\alpha$ )データS5041~S5048 に含まれる $\alpha$  データが示す混合値で混合され、混合後の(R、G、B)データS5051~S5058 がディスプレイバッファ21に書き込まれる。

【0081】以上説明したように、3次元コンピュータグラフィックシステム551によれば、テクスチャンジン回路512の初段の演算ブロック500において生成される画像データがディスプレイバッファ21に書き込まれるものであるかを判断する。そして、テクスチャンで、同時処理する8画素のうち処理対象となる三角であっても、演算ブロック500による上記判断の結果に基づいて、ディスプレイバッのア21に書き込まない画像データに関する処理を行わないように(停止)する。そのため、3次元コンピュータがカフィックシステム551によれば、前述した第1に比ができるに、消費電力を低減できる。

【0082】本発明は上述した実施形態には限定されない。例えば、前述した第2実施形態では、図6に示すように、テクスチャエンジン回路12およびメモリ1/F回路413の各演算ブロックで8画素のデータについて同時に処理する場合について例示したが、図9に示すように、各演算ブロックで1画素のデータの処理を行うようにしてもよい。この場合には、処理対象となる画素の被演算データS2211のみがテクスチャエンジン回路12に入力されるため、valデータS2201は次記をなる。すなわち、演算サブブロック2001、2011、2021、2021、2041では常に演算が行われ、演算サブブロック4051ではvalデータS400a1のレベルが「1」の場合にのみ $\alpha$ ブレンド処理が行われる。

【0083】また、前述した第3実施形態では、図8に示すように、テクスチャエンジン回路512およびメモリ I / F 回路513の各演算ブロックで8画素のデータについて同時に処理する場合について例示したが、図10に示すように、各演算ブロックで1画素のデータの処理を行うようにしてもよい。この場合には、処理対象となる画素の被演算データS2211のみがテクスチャエンジン回路512に入力されるため、valデータS2201は不要となる。すなわち、演算サブブロック501ではz比較処理が常に行われ、演算サブブロック5

011. 5021. 5031. 5041. 5051 では、演算サブブロック 5001 で生成された valデータ S500a1 のレベルが「1」の場合にのみ処理が行われる。

【0084】また、例えば、上述した実施形態では、図3に示すように、テクスチャエンジン回路12およびメモリ1/F回路13におけるパイプライン処理を行なう演算サブブロックについて、valデータS2201~S2208を利用する場合を例示したが、例えば、図1にレンダリング回路5内のDDAセットアップ回路10、トライアングルDDA回路11、テクスチャエンジン回路12およびメモリ1/F回路13における処理のうち、パイプライン処理を行なわない所定の処理について、図11に示すように、valデータS3201~S3208を用いて、演算処理の実行の有無を決定するようにしてもよい。

【0085】また、上述した実施形態では、SRAM17を用いる構成を例示したが、SRAM17を設けない構成にしてもよい。また、テクスチャバッファ20およびテクスチャCLUTバッファ23を、DRAM16の外部に設けてもよい。

【0086】また、上述した実施形態では、3次元画像を表示する場合を例示したが、本発明は複数画素についてのデータを同時に処理して2次元画像を表示する場合にも適用できる。また、上述した実施形態では、図2に示すように、画像処理の対象となる(z, R, G, B,  $\alpha$ , s, t, q) データに、有効指示データとしての v a l データを付加したDDAデータS 1 1を用いた場合を例示したが、(z, R, G, B,  $\alpha$ , s, t, q) データと、v a l データとを別個独立のデータとして扱うようにしてもよい。

【0087】また、上述した実施形態では、ポリゴンレンダリングデータを生成するジオメトリ処理を、メインプロセッサ4で行なう場合を例示したが、レンダリング回路5で行なう構成にしてもよい。

【0088】さらに、上述した実施形態では、単位図形として三角形を例示したが、単位図形は特に限定されず、例えば、矩形であってもよい。

### [0089]

【発明の効果】以上説明したように、本発明の画像処理 装置およびその方法によれば、消費電力の大幅な低下を 図ることができる。そのため、本発明の画像処理装置に よれば、小規模かつ簡単な構成の電源を用いることがで き、小規模化が図れる。

#### 【図面の簡単な説明】

【図1】図1は、本発明の第1実施形態の3次元コンピュータグラフィックシステムのシステム構成図である。 【図2】図1に示すトライアングルDDA回路から出力されるDDAデータのフォーマットを説明するための図である。 【図3】図3は、図1に示すテクスチャエンジン回路およびメモリ1/F回路の部分構成図である。

【図4】図4は、図3に示す演算サブブロックの内部構成図である。

【図5】図5は、本発明の第2実施形態の3次元コンピュータグラフィックシステムのシステム構成図である。

【図6】図6は、図5に示すテクスチャエンジン回路およびメモリ I / F回路の部分構成図である。

【図7】図7は、本発明の第3実施形態の3次元コンピュータグラフィックシステムのシステム構成図である。

【図8】図8は、図7に示すテクスチャエンジン回路およびメモリ1/F回路の部分構成図である。

【図9】図9は、図5に示す3次元コンピュータグラフィックシステムの変形例の構成図である。

【図10】図10は、図7に示す3次元コンピュータグラフィックシステムの変形例の構成図である。

【図11】図11は、図1に示す3次元コンピュータグラフィックシステムにおけるクロックイネーブラーを適用した、パイプライン処理を行なっていない演算ブロックの構成図である。


【図12】図12は、従来技術の問題点を説明するため

の図である。

### 【符号の説明】


1…3次元コンピュータグラフィックシステム、2…メ インメモリ、3…1/Oインタフェース回路、4…メイ ンプロセッサ、5…レンダリング回路、10…DDAセ ットアップ回路、11…トライアングルDDA回路、1 2…テクスチャエンジン回路、13…メモリI/F回 路、14…CRTコントローラ回路、15…RAMDA C回路、16…DRAM、17…SRAM、20…テク スチャバッファ、21…ディスプレイバッファ、22… Zバッファ、23…テクスチャCLUTバッファ、20 0~205…演算ブロック、2001~2008, 20 11~2018 , 2021~2028, 2031~2 038, 2041~2048, 2051~2058…演 算サブブロック、2101~2108, 2111~21 18, 2121 ~ 2128, 2131 ~ 2138, 21 41~2148, 2151~2158 …クロックイネー ブラ、222…データ用フリップフロップ、223…プ ロセッサエレメント、224…フラグ用フリップフロッ プ

【図1】




【図2】 161ビット R G B a z s t q 。

8 8 8 8





【図4】




[図3] ディスプレイバッファ 7 S205a 13メモリ / F回路 5205 a グレンド 処理 減算プロック 205 √ 演算サブ ブロック クロックイネーブラ 9029 海草サイロン 5204 演算ブロック Z比較 20<del>4</del>8 演算サブ ブロック 演算サブ ブロック S2038: SZB 演算プロック 演算プロック 202 🔪 203 🥆 \213<sub>1</sub> ,2038 演算サブ ブロック ,203, 演算サブ ブロック 12 テクスチャエンジン回路 9029 7004 テクスチャデータ 読み出し SS SS 2202 ,212<sub>1</sub> 202<sub>8</sub> 演算サブ ブロック 演算サブ ブロック 2007 707 SSOI SS SS ·211, S220, (u,v)生成 演算ブロック ,201<sub>8</sub> 演算サブ ブロック 演算サブ ブロック Ę S200 83 演算ブロック ,210, 演算サブ ブロック ロック 被漢算データ SZD1<sub>1</sub> val データ SZO<sub>1</sub> を記事データ SZZ1g val データ SZZ0g


51






【図6】






E







.-